据阿里云官方公布，阿里达摩院胜利研发存算一体芯片。那是环球首款基于 DRAM 的 3D 键合堆叠存算一体芯片。它可冲破冯・诺依曼架构的机能瓶颈，知足野生智能等场景对高带宽、高容量内存和极致算力的需求。正在特定 AI 场景中，该芯片机能晋升 10 倍以上，效能比晋升高达 300 倍。

　　为何要研发存算一体芯片?

跟着野生智能利用场景的发作，现有的计较机体系架构的短板逐步显现，比方功耗墙、机能墙、内存墙等题目。

其首要关键正在于：

一是数据搬运带来了庞大的能量耗损。正在传统架构下，数据从内存单位传输到计较单位需求的功耗是计较自己的约 200 倍，是以实正用于计较的能耗和时候占比很低。

二是内存的成长远远滞后于处置器的成长。今朝，处置器的算力以每两年 3.1 倍的速率增加，而内存的机能每两年只要 1.4 倍的晋升。后者的机能极年夜地影响了数据传输的速率，那也被以为是传统计较机的阿克琉斯之踵。

存算一体芯片是今朝处理以上题目的 好路子 —— 它近似于人脑，将数据存储单位和计较单位融会为一体，年夜幅削减数据搬运，从而极年夜进步计较并行度和能效。

那一手艺早正在 90 年月就被提出，但受限于手艺的庞大度、昂扬的设想本前和利用场景的匮乏，曩昔几十年业界对存算一体芯片的研讨停顿迟缓。现在，达摩院但愿经由过程自研立异手艺处理算力瓶颈那一业界困难。

另外，存算一体芯片正在末端、边沿端和云端都有广漠的利用远景。比方 VR/AR、无人驾驶、天文数据计较、远感影象数据阐发等场景中，存算一体芯片都能够阐扬高带宽、低功耗的上风。

从久远来看，存算一体手艺还将成为类脑计较的关头手艺。

　　实现存算一体的三种线路

实现存算一体有三种手艺线路：

• 近存储计较(Processing Near Memory)：计较操纵由位于存储芯片内部的自力计较芯片完成。
• 内存储计较(Processing In Memory)：计较操纵由位于存储芯片内部的自力计较单位完成，存储单位和计较单位彼此自力存正在。
• 内存履行计较(Processing With Memory)：存储芯片内部的存储单位完成计较操纵，存储单位和计较单位完整融会，没有一个自力的计较单位。

此中，近存计较经由过程将计较资本和存储资本间隔拉近，实现对能效和机能的年夜幅度晋升，被以为是现阶段处理内存墙题目的 好路子。达摩院本次也是沿着那一标的目的停止冲破。

　　夹杂键合 3D 堆叠手艺

为了拉近计较资本和存储资本的间隔，达摩院计较手艺尝试室立异性采取夹杂键合 (Hybrid Bonding) 的 3D 堆叠手艺停止芯片封拆 —— 将计较芯片和存储芯片 face-to-face 地用特定金属材量和工艺停止互联。

比起业内常见的封拆计划 HBM，夹杂键合 3D 堆叠手艺具有高带宽、低本前等特性，被以为是低功耗近存计较的完善载体之一。

另外，内存单位采取异量集成嵌进式 DRAM ，具有超年夜内存容量和超年夜带宽上风。

正在计较芯片方面，达摩院研发设想了流式的定造化加快器架构，对保举体系停止“端到端”加快，包罗婚配、粗排序、神经收集计较、细排序等使命。

这类近存架构有用处理了带宽受限的题目，终究内存、算法和计较模块的完善融会，年夜幅晋升带宽的同时还实现了超低功耗，展现了近存计较正在数据中间场景的潜力。

达摩院暗示，终究的测试芯片显现，这类存算手艺和架构的上风较着：

能经由过程拉近存储单位与计较单位的间隔增添带宽，下降数据搬运的价格，减缓因为数据搬运发生的瓶颈，并且与数据中间的保举体系对带宽/内存的需求完善婚配。

该芯片的研讨功效已被芯片范畴顶级集会 ISSCC 2022 收录。将来，达摩院但愿能进一步霸占存内计较手艺，并慢慢优化典范利用、生态体系等方面。