新思科技(Synopsys)克日颁布发表与台积电协作，基于台积电N4P造程手艺开辟普遍的Synopsys DesignWare®接口和根本IP核组合，以增进芯片立异，助力开辟者快速地胜利设想出庞大的高机能计较(HPC) 和挪动SoC。基于那一协作，开辟者可基于台积电的进步前辈造程手艺利用高量量IP核以实现设想和项目进度的严苛要求，并正在机能、功耗、面积、带宽和提早等方面停止优化。

新思科技普遍的DesignWare IP核组合包罗逻辑库、嵌进式存储器、IO、PVT监督器、嵌进式测试、摹拟IP、接口IP、平安IP、嵌进式处置器和子体系。为了加快原型设想、软件开辟和将IP核整合进芯片，新思科技“IP Accelerated”打算供给IP核原型设想套件、IP核软件开辟套件和IP核子体系。我们正在IP核量量和周全手艺撑持方面停止了年夜量投资，以辅佐开辟者下降集成风险，收缩产物上市时候。

产物上市时候和资本

台积电N4P造程手艺上的DesignWare接口和根本IP核打算于2022年 一度起头上市。