本日，EDA(集成电路设想东西)智能软件和体系企业芯华章正式公布四款具有自立常识产权的数字考证 EDA 产物，和同一底层框架的智 V 考证平台。

芯华章暗示，本次公布的平台及产物，正在实现多东西协同、下降 EDA 利用门坎的同时，进步芯片团体考证效力。它们别离具有以下上风：

智 V 考证平台（FusionVerify Platform）

由逻辑仿实、情势考证、智能考证、FPGA 原型考证体系和硬件仿实体系正在内的五年夜产物系列，和智能编译、智能调试和智能考证座舱等三年夜基座构成。

智 V 考证平台具有同一的调试体系、编译体系、智能朋分手艺、丰硕的场景鼓励源、同一的云原生软件架构，能融会分歧的东西手艺，对各种设想与分歧的场景需求，供给定造化的周全考证处理计划，处理当前财产面对的点东西各不相谋的兼容性应战，和数据碎片化致使的考证效力应战。智 V 考证平台能有用进步考证效力与计划的易用性，并带来点东西没法供给的考证效益。

桦捷（HuaPro-P1）—— 高机能 FPGA 原型考证体系

基于 FPGA 硬件和具有自立常识产权的全流程软件，可帮忙 SoC/ASIC 芯片客户实现设想原型的主动综合、朋分、优化、布线和调试，可主动化实现智能设想流程，有用削减用户野生投进、收缩芯片考证周期，为体系考证和软件开辟供给年夜容量、高机能、主动实现、可调试、高可用的新一代智能硅前考证体系。

穹鼎（GalaxSim-1.0）—— 海内抢先的数字仿实器

利用新的软件构架供给多平台撑持，撑持分歧的处置器计较平台，如 X86、ARM 等，而且已正在多个基于 ARM 平台的国产构架上测试经由过程。可连系芯华章的穹景 GalaxPSS 智能考证体系的通用调试器和通用笼盖率数据库，穹鼎仿实器可以或许高效地共同其他考证东西，供给同一的数据接口。撑持 IEEE1800 SystemVerilog 语法、IEEE1364 Verilog 语法，和 IEEE1800.2 UVM 方式学，正在语义剖析、仿实行动、时序模子上，已到达支流贸易仿实器程度。

穹景（GalaxPSS）—— 新一代智能考证体系

基于 Accellera PSS 尺度和初级考证方式学的融会，针对今朝和未来庞大考证场景，主动天生场景，下降对工程师手工编写场景的经历依靠，为芯片发生更多高效的测试场景和测试鼓励，进步考证的场景笼盖率和完整性。PSS 天生的代码具有可移植性，能够确保合用正在软件仿实、硬件仿实、FPGA 原型考证，乃至体系考证上，供给从单一平台考证到多平台交互考证。

穹瀚（GalaxFV）—— 海内 EDA 范畴率先基于字级建模的可扩大情势化考证东西

采取高机能字级建模(Word-Level Modeling)方式构建，具有高机能表示、高度可扩大性、友爱的拓展接口，正在模子上已到达国际进步前辈程度。搭载了高并发高机能求解器、智能调剂算法引擎和公用断言库，可正在充实操纵算力，进步并行效力的同时，有用进步易用性和利用效力，为情势化考证利用于财产下降了门坎。